崗位職責：
1.負責SOC芯片、ASIC芯片從netlist到tap-out的全流程工作；
2.負責開展DC綜合流程，能夠根據(jù)設計需要確認綜合過程中的設計約束；
3.掌握物理設計流程中的布局、時鐘樹綜合布線等流程，并對后端物理驗證和形式驗證有設計基礎(chǔ)；
4.針對后端設計能夠進行時序分析，并從實現(xiàn)的角度優(yōu)化芯片面積和功耗；
任職資格：
1、微電子/電子工程/通信/計算機等相關(guān)專業(yè)碩士及以上學歷；后端設計相關(guān)工作經(jīng)驗5年以上優(yōu)先；
2、掌握數(shù)字電路分析基礎(chǔ)，熟悉腳本語言；
3、精通synopsys或cadence公司P&R流程工具；
4、熟練的腳本編寫技能（perl、tcl）；
5、掌握芯片的時鐘處理、電源域處理方法；
6、有28nm以下工藝的實際tap-out經(jīng)驗，有top floorplan經(jīng)驗，有后端leader經(jīng)驗優(yōu)先。